數字電路設計自動化之測試綜合:銜接前端和後端設計的EDA技術

發布人:江志英發布時間:2020-05-24浏覽次數:14

報告時間:  202052614:00

報告形式:  網絡直播 https://meeting.tencent.com/s/LYMYVcTq2V7l

報告人:    李华伟 中科院计算所研究员

報告人简介李華偉,中科院計算所研究員,博士生導師。擔任中國計算機學會(CCF) 集成电路设计专业组秘书长,中国计量测试学会集成电路测试专委副主任兼秘书长;担任《IEEE Transaction on VLSI Systems》、《計算機輔助設計與圖形學學報》、《計算機研究與發展》編委。曾任CCF容錯計算專委主任,CCF理事。主要從事集成電路測試驗證、可靠性設計、設計自動化、近似計算與智能計算研究,發表學術論文200余篇,授權發明專利29項。研究成果榮獲國家技術發明二等獎、北京市科技一等獎、中國質量技術一等獎等多個獎項。

報告摘要:  在芯片制造過程中,材料的不純和缺陷、設備的不完善、工藝的不穩定性以及設計的問題等等都是引起故障的原因,芯片制造出來後每一片芯片都要進行測試,爲了使測試達到高故障覆蓋率以保障芯片質量,必須在芯片設計階段添加輔助測試的電路,又稱爲測試綜合。測試綜合處于電路設計自動化(EDA)工具鏈的中間環節,一般在前端設計初步完成之後介入,確定可測試性設計方案,在驗證通過的網表上進行測試綜合,並評估測試覆蓋率;完成測試綜合之後進行後端的物理設計,物理設計在布局布線過程中會對測試電路進行調整,需要返回網表進行進一步的測試電路的驗證、生成最終用于芯片測試、確保故障覆蓋率目標的測試向量集。本報告首先介紹測試綜合EDA的基礎知識、關鍵技術,然後介紹中科院計算所在該領域的相關研究基礎,並選取兩個代表性工作介紹我們在經典難題和熱點問題兩個方面開展的前沿研究工作。